

DDR基础课程

第七节 - DDR子系统基本结构

芯片马版权所有


目录

关注的问题

- DDR子系统与整个SoC的关系？
- DDR子系统在物理上的摆放位置？
- DDR子系统的典型组成部分？
- DDR子系统的主要功能目标？



DDR子系统在SoC中起到关键作用

- DDR是SoC所有master访问DRAM的共同通道
- DDR的带宽与延迟对于master的性能起到重要影响
- 例子：跑分LMbench Latency



DDR子系统的物理摆放位置


- 由于DRAM offchip的特性，DDR的物理摆放位置一般处于芯片的边缘



DDR子系统典型组成部分

- DDR Controller
- DDR PHY
- PLL
- Micro Controller
 - Micro ARM Core
 - Micro RiscV Core
- CRG

Memory subsystem



DDR子系统的主要功能目标

- 将系统命令转换为DDR命令；
- 在系统的统一控制下进入低功耗状态；
- 向系统反馈DDR的中断与状态；
- 安全访问；

上节课后问题解答

- 课后问题1: “没有任何Training的情况下, 在任何情况下, DRAM一定不能正常工作”。(注: 开放性问题) 以上说法是正确的吗? **错误。在低频是有可能可以的。**
- 课后问题2: “ZQ Calibration对于DRAM和SoC都是必要的”。以上说法是正确的吗? **正确。两端都需要。**
- 课后问题3: “CBT与DQT的顺序是不能颠倒的”。以上说法是正确的吗? **正确。原因在于DQT需要高频CA。**
- 课后问题4: “Training主要是针对整个系统出厂时执行, 后续无需执行”。以上说法是正确的吗? **一般情况下错误。系统上电时需要进行Training。例外为one-store方案。**
- 课后问题5: “WCK2CK Training或许需要发送很多次WCK并得到Feedback才能完成”。以上说法是正确的吗? **正确。需要通过多次反馈来确定沿。**

课后问题

- 课后问题1: “DDR不同于CPU, GPU等核心计算单元, 对于SoC的作用是辅助性的”。以上说法是正确的吗?
- 课后问题2: “DDR因为其对于SoC的关键作用, 其物理摆放位置通常也位于SoC的中心位置”。以上说法是正确的吗?
- 课后问题3: “DDR的组成部分通常包括DDR控制器和物理接口, 有时也包括微控制器用于控制DDR的状态”。以上说法是正确的吗?
- 课后问题4: DDR Controller与DDR PHY之间的接口为___?
- 课后问题5: DDR的主要功能目标一般包括以下哪些? (不定项选择) A. 将系统命令转换为DDR命令; B. 在系统的统一控制下进入低功耗状态; C. 向系统反馈DDR的中断与状态; D. 对图像进行处理; E. 进行卷积运算; F. 执行安全权鉴, 防止非安全访问。

下节预告

第八节 - DDR控制器

- DDR控制器的主要功能目标？
- 典型常见特性？
- 主要架构划分？
- DFI接口基本介绍？

谢谢